PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-134886

(43) Date of publication of application: 21.05.1999

(51)Int.CI.

G11C 16/04 H01L 27/115 H01L 21/8247

H01L 29/788 H01L 29/792

(21)Application number: 09-299167

(71)Applicant: SHARP CORP

(22)Date of filing:


30.10.1997

(72)Inventor: HIRANO YASUAKI

(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor memory device in which a positive voltage is used when data are written and erased and a negative voltage pump is eliminated and which, as a result, enables the reduction of a layout area. SOLUTION: When data are written into memory cells M00–M0m connected to a word line WL0, the voltage of the word line WL0 is used as a reference voltage Vss (for instance 0 V) and voltage Vpp (for instance 12 V), Vpd (for instance 5 V), Vpp,...Vpd are applied to bit lines BL0, BL1, BL2,...BLn respectively. At that time a well voltage is Vpd and a common source is in a floating state. Further, all the voltages of nonselective word lines WL1–WLn are Vpd. Data are written in accordance with those conditions.



LEGAL STATUS

[Date of request for examination]

02.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-134886

(43)公開日 平成11年(1999)5月21日


(51) Int.Cl.*		識別記号	FΙ				
G11C	16/04	•	G11C 1	7/00	621	В	
H01L	27/115				621	C	
	21/8247		H01L 2	7/10	434		
	29/788		2	9/78	371		
	29/792						
			審査請求	未請求	請求項の数 6	OL	(全 14 頁)
(21)出願番号	身	特顧平9-299167	(71)出願人	0000050	149		
				シャーフ	7株式会社		
(22)出寫日		平成9年(1997)10月30日		大阪府プ	大阪市阿倍野区	是池町22	潘22号
			(72)発明者	平野	作章		
•				大阪府	大阪市阿倍野区	長池町22	潘22号 シ
				ャープ	朱式会社内		
			(74)代理人	弁理士	山本秀策		

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 データの書き込み動作時及び消去動作時に正の電圧を用い、負電圧ポンプを不要とし、結果的にレイアウト面積を低減できる不揮発性半導体記憶装置を提供する。

【解決手段】 ワード線WLOにつながるメモリセルM 00~MOmに售き込みを行う場合は、ワード線WLO を基準電圧Vss(例えば、0V)とし、ビット線BLO、BL1、BL2、…BLnにそれぞれVpp(例えば、12V)、Vpd(例えば、5V)、Vpp、…Vpdを印加する。この時、ウエル電圧はVpdであり、共通ソースをフローティング状態とする。また、非選択ワード線WL1~WLnの電圧は全てVpdである。この条件により、データの書き込みが行われる。



【特許請求の範囲】

【請求項1】 データの書き込み動作及び消去動作をF Nトンネル現象を利用して行う不揮発性半導体記憶装置 であって、

ワード線群とピット線群が直交し、その交点にスタック ゲート型のメモリセルがマトリクス状に配置され、該メ モリセルのコントロールゲートがワード線に接続され、 ドレインがビット線に接続され、且つマトリクス状に配 置された全てのメモリセルのソースが共通接続されたメ モリアレイ群からなり、該メモリセルの該コントロール 10 ゲートを基準電圧とし、酸メモリセルが形成されている ウエルに第1の電圧、該ドレインに第2の電圧を印加す るととによってデータの書き込みを行う一方、該コント ロールゲートに第3の電圧を印加し、該ウエルを基準電 圧とすることによってデータの消去を行う不揮発性半導 体記憶装置において、

該第1の電圧、該第2の電圧及び該第3の電圧が全て正 の高電圧であり、且つ該第2の電圧が該第1の電圧より も高く設定されている不揮発性半導体記憶装置。

【請求項2】 データの書き込み動作及び消去動作をF Nトンネル現象を利用して行う不揮発性半導体記憶装置 であって、

ワード線群とビット線群が直交し、その交点にスタック ゲート型のメモリセルがマトリクス状に配置され、該メ モリセルのコントロールゲートがワード線に接続され、 ドレインがピット線に接続され、ソースが隣接するメモ リセルのピット線に接続された仮想接地型メモリセルア レイ群からなり、FNトンネル現象を利用して、該メモ リセルの該コントロールゲートを基準電圧とし、該メモ リセルが形成されているウエルに第1の電圧、該ドレイ 30 ンに第2の電圧を印加することによってデータの書き込 みを行う一方、該コントロールゲートに第3の電圧を印 加し、該ウエルを基準電圧とすることによってデータの 消去を行う不揮発性半導体記憶装置において、

該第1の電圧、該第2の電圧及び該第3の電圧が全て正 の高電圧であり、且つ該第2の電圧が該第1の電圧より も高く設定されている不揮発性半導体記憶装置。

【請求項3】 前記第1の電圧、前記第2の電圧及び前 記第3の電圧は一の外部電圧源から供給され、該外部電 圧源の電圧レベルは該第3の電圧であり、該第1の電圧 40 及び該第2の電圧は該第3の電圧からレギュレートされ て供給される請求項1又は請求項2記載の不揮発性半導 体記憶装置。

【請求項4】 前記データの書き込み時に、非選択メモ リセルのワード線に前記第1の電圧を印加するようにし た請求項1又は請求項2記載の不揮発性半導体記憶装

【請求項5】 前記メモリセルが形成されているウエル はp型半導体層であり、該ウエルはn型半導体層に囲ま れて、基板から電気的に分離されており、データの書き 50 きくなるのに対し、FNトンネル電流という微小電流を

込み時に、該n型半導体層に前記第1の電圧を印加する ようにした請求項1又は請求項2記載の不揮発性半導体 記憶装置。

【請求項6】 前記コントロールゲートに層間絶縁膜を 介してフローティングゲートが重畳され、該フローティ ングゲートが平坦な形状である請求項1又は請求項2記 載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記 憶装置に関し、より詳しくは、FN-FN動作によるデ ータの書き込み動作及び消去動作を正の電圧のみで行う ことができ、結果的に負電圧ポンプを不要とし、レイア ウト面積を低減できる不揮発性半導体記憶装置に関す る。

[0002]

【従来の技術】最近、DRAM、フラッシュメモリ等を 混載したロジックLSIが注目されている。特に、フラ ッシュメモリは電気的に書き換えが可能であり、しか 20 も、電源を切ってもデータが消えない点から、内部デー タの記憶用及びコード記憶用の両方の用途で利用され

【0003】内部データ記憶用のフラッシュメモリは、 ロジックLSIの動作時にデータの記憶が行われが、単 一電源化を図ることが重要である。この場合、使用する メモリ容量も大きく、フラッシュメモリの書き換えに必 要な昇圧ポンプを用いることが可能である。即ち、昇圧 ポンプのレイアウト面積に比して、メモリ部のレイアウ ト面積が大きいからである。

【0004】一方、コード記憶用のフラッシュメモリの 場合は、バージョンアップ等のアップデート時に書き換 えが行われるだけなので、書き換え回数は少ない。ま た、使用されるメモリ容量も小さい。このため、単一電 源化に必要な昇圧ポンプを用いることができない。これ は、昇圧ポンプのレイアウト面積に比して、メモリセル アレイ(以下ではアレイと略称する)の面積が小さいた めである。

【0005】とのような理由から、コード記憶用の場 合、昇圧ポンプを用いて単一電源化を実現するよりも、 ロジック電圧以外に、書き換え時に用いる高電圧を外部 から導入し、2電源とする方が好ましいといえる。

【0006】ところで、フラッシュメモリとして、デー タの書き換えにFN-FN動作を用いたものがあり、と の方式のフラッシュメモリによれば、以下の利点を有す

【0007】(1)不揮発性半導体記憶装置のレイアウ ト面積を縮小できる。

【0008】(2) 售き換え動作をチャネルホットエレ クトロンで行うと、大電流が必要になり、消費電力が大

用いてデータの書き換えを行うので、低消費電力化を図 るととができる。

【0009】以下に售き換えにFN-FN動作を用いた フラッシュメモリの代表的なものを例示する。

【0010】(1) NOR型のフラッシュメモリ

- (2) NAND型のフラッシュメモリ
- (3) DINOR型のフラッシュメモリ
- (4) AND型のフラッシュメモリ
- (5) ACT (Asymtrical Contact less Transistor)型(=仮想接地型) のフラッシュメモリ
- (6) FLTOX型のフラッシュメモリ

次に、例示した各フラッシュメモリの動作原理及び問題 点について説明する。まず、図12に基づきNOR型の メモリセルへの書き込み動作、読み出し動作及び消去動 作について説明する。

【0011】書き込み動作は、図12(a)に示すよう に、コントロールゲートCGにVpp (例えば、12 V)を印加し、例えば、ドレインに6V、ソースに0V を印加する。このようにコントロールゲートCGとドレ 20 【0019】まず、DINOR型のフラッシュメモリ インに高電圧を加えてメモリセルに電流を流す。との 時、メモリセルを流れる電子の一部はドレイン付近の高 電界により加速されてフローティングゲートFGに注入 (チャネルホットエレクトロンの注入) される。

【0012】消去動作では、図12(b) に示すよう に、コントロールゲートCGをOV、ドレインをフロー ティング、ソースにVpp (12V)を印加し、これに よって、フローティングゲートFGから電子を引き抜 き、メモリセルの閾値を低くする。

うに、コントロールゲートCGにVcc (例えば、3 V)、ドレインに1V、ソースに0Vを印加する。こと で、選択されたメモリセルが閾値の低いセルである場合 は電流は流れ、閾値の高いセルである場合は電流は流れ

【0014】ところで、NOR型のフラッシュメモリ は、データの消去時において、上記のようにソースに高 電位をかけるため、ソース側拡散層の耐圧を高くする必 要がある。このため、深い拡散が必要になる結果、セル 電力が大きいという問題点もある。

【0015】表1は、NOR型のフラッシュメモリの書 き込み時、消去時及び読み出し時における印加電圧条件 をまとめたものである。

[0016]

【表1】

ドレイン ゲート ソース 書き込み 12V OV 消去 07 12V [読み出し **3V** OV F:フローティング状!

【0017】次に、NAND型のフラッシュメモリの問 題点について説明する。NAND型のフラッシュメモリ は、アレイ構成をNANDとすることで、アレイのレイ 10 アウト面積を縮小化できる利点を有する反面、アレイ構 成からピット線に多くの容量が付随し、ランダムアクセ スが遅いという問題点を有する。このため、ランダムア クセス速度の高速なものが要求されるコード記憶用には 向かない。

【0018】なお、DINOR型のフラッシュメモリ、 AND型のフラッシュメモリ及びACT型のフラッシュ メモリは、基本的にNOR型アレイ構成で、ランダムア クセス速度は基本的に高速化が可能である。以下これら の基本的動作原理について述べる。

は、「電子情報通信学会信学技報、1993年SDM9 3、pp15」 "3 V単一電源DINOR型フラッシュ メモリ"に開示されている。

【0020】図1はそのメモリセルの構造を示す。な お、図1は後述のように本発明が適用されるフラッシュ メモリの構造を示すものである。

【0021】図1において、基板1の表面側には、nウ エル2がコ字状に形成され、その内部にpウエル3が形 成されている。加えて、pウエル3の領域内には、n+ 【0013】読み出し動作では、図12(c)に示すよ 30 のソース4及びn+のドレイン5が形成されている。ま た、ソース4、ドレイン5間の基板1上に、トンネル酸 化膜6を介して、フローティングゲートFGが形成され ている。更に、フローティングゲートFGの上には、層 間絶縁膜7を介してコントロールゲートCGが形成され

> 【0022】次に、このメモリセルの動作原理について 説明する。

【0023】まず、售き込み動作は、図13(a)に示 すように、pウエル3に基準電圧Vss(例えば、0 面積縮小の妨げとなっていた。また、書き込み時の消費 40 V)を印加する。そして、コントロールゲートCGに負 の電圧Vneg (例えば、-8V)を印加し、更に、ド レイン5に正の高電圧Vpd(例えば、+4V)を印加 する。

> 【0024】とれにより、ドレイン5とフローティング ゲートF Gの重なった部分で高電界が発生し、フローテ ィングゲートFGから電子が引き抜かれる。この結果、 関値は低くなる(例えば、関値は0V以上、1.5V以 下)。

【0025】一方、消去助作では、ソース4に負の電圧 50 Ven (例えば、-4V) を印加するため、基板 1 とソ

(4)

ース4で順方向電圧にならないように、pウエル3に負 の電圧Venを印加する。更に、コントロールゲートC Gに正の高電圧Veg (例えば、8V)を印加し、ソー ス4及びチャネル部分で高電界を発生させ、チャネル全 面からフローティングゲートFGに電子を注入し、関値 を高くする(例えば、閾値は4 V以上)。

【0026】また、読み出し動作は、ドレイン5に1 V、コントロールゲートCGに3Vを印加し、メモリセ ルに電流を流す。ととで、閾値の低い書き込まれたメモ リセルであれば、電流が流れる。一方、閾値の高いメモ 10 うな印加電圧条件によりデータの読み出しを行う。 リセルの場合は電流は流れない。従って、この状態をセ ンスアンプ等からなる読み出し回路でセンスし、データ を読み出す。

【0027】表2は、DINOR型のフラッシュメモリ の書き込み時、消去時及び読み出し時における印加電圧 条件をまとめたものである。

[0028]

【表2】

	ドレイン	ゲート	ソース	ウェル
書き込み	47	-8V	F	07
消去	F	87	-4V	-4V
読み出し	17	20	_ 0٧	OV

F:フローティング状態

【0029】次に、図14に基づき上記動作をアレイの **構成を用いて更に詳細に説明する。図14に示すよう** に、このアレイは、ビット線BL(BL0~BLm+ 1) がメモリセルM (MOO~Mnm) のドレインに接 続され、コントロールゲートCGがワード線WL(WL 0~WLn)に接続されており、その交点にメモリセル 30 【表3】 Mがマトリクス状に配設されている。なお、ソースは共 通ソースへ接続されるように構成されている。

【0030】次に、書き込み動作について説明する。D INOR型のフラッシュメモリでは、書き込み動作を高 速化するために、1本のワード線WLに接続された複数 のメモリセルへの書き込みを同時に行う構成をとる。

【0031】図15は電圧を印加した状態を示す。同図 に示すように、ワード線WL0に接続されたメモリセル MOO~MOmに、データ"1"、"0"、"1"…

"0"を書き込む場合、選択されたワード線▼L0は- 40 8 Vである。また、非選択ワード線WL1、WL2…は 基準電圧Vss (例えば、0V) である。

【0032】ビット線BLはデータにより電圧が異な り、データが"1"の場合、書き込み電圧4 Vがピット 線BLに出力される。一方、データが"O"の場合、書 き込みを阻止するため、基準電圧Vss (例えば、0 V) が出力される。よって、データ"1"のメモリセル のみが、上述したようなメカニズムにより、閾値が低下

【0033】消去動作は、図14に示すアレイを一括消 50 ていないセレクトゲートトランジスタによって分割され

去することによって行われる。即ち、ビット線BLをフ ローティング状態とし、ウエル及び共通ソースを-4V とする。そして、全てのワード線WLを8Vとして、上 述したようなメカニズムによりフローティングゲートF Gに電子が注入され、閾値が上昇する。

【0034】読み出し動作は、選択したワード線WL0 のみ3V、非選択ワード線WL1~WLnは0Vとす る。読み出すべきメモリセルMのドレインを1V、共通 ソースをOVとして、メモリセルに電流を流す。このよ

【0035】次に、AND型のフラシュシュメモリの基 本的動作原理について説明する。なお、このAND型の フラシュシュメモリは、例えば、「電子情報通信学会信 学技報、1993年、SDM93、pp37」"3V単 一電源64Mビットフラッシュメモリ用AND型セル" や特開平6-77437号公報に開示されている。

【0036】ととで、AND型のフラッシュメモリの基 本的動作は、上記したDINOR型のフラッシュメモリ と同じである。従って、以下では異なる点を中心に説明 20 する。上記文献に記載されたAND型のフラッシュメモ リの構造は、nウエルに囲まれた領域にpウエルが存在 するトリプルウエル構造を用いていない。これは、後述 するが、消去時に、ドレインに負の電圧を印加しない方 式をとるため、トリブルウエル構造を用いる必要がない ためである。

【0037】表3は、AND型のフラッシュメモリの書 き込み動作、消去動作及び読み出し動作時の電圧印加条 件をまとめたものである。

[0038]

	ドレイン	ゲート	ソース	ウェル
書き込み	47	-8V	F	O۷
消去	F	127	F	07
読み出し	. 17	3٧	07	OV

F:フローティング状態

【0039】書き込み動作及び読み出し動作について は、上記のDINOR型のフラッシュメモリと同じ電圧 印加方式であり、ととでは説明を省略する。

【0040】一方、消去動作はDINOR型のフラッシ ュメモリと異なる。そのメカニズムを、図13(b)に 示す。同図からわかるように、ドレイン5、ソース4を フローティングとし、ワード線WLに正の電圧を印加 し、チャネルとフローティングゲートFG間に高電界を 発生させ、電子をフローティングゲートFGへ注入す る。結果として、閾値は高くなる。

【0041】また、上記文献に開示されているAND型 のフラッシュメモリでは、ワード線1本当たりの書き込 み、消去を行うのでピットラインとソース線は図示され

ている。ワード線1本当たりの消去を行うため、選択さ れているワード線に正の高電圧Vpp (例えば、12 V)を印加し、これにより、上記したように、電子をフ ローティングゲートFGへ注入し、ワード線1本分の消 去を行う。また、アレイ全体のワード線全てに正の高電 圧Vpp (例えば、12V)を印加すれば、DINOR 型のフラッシュメモリと同じようにアレイ全体を一括し て消去することができる。

【0042】次に、ACT型のフラッシュメモリの基本 的動作原理について説明する。なお、とのACT型のフ 10 ラッシュメモリは、「IEDM Tech. Dig, P 267, (1995) j "A New Cell St ructure for Sub-quater Mi cron High Density FlashMe mory" に開示されている。

【0043】このACT型のフラッシュメモリの基本動 作は、アレイのレイアウト面積を小さくするために、仮 想接地型アレイを用いていることから、DINOR型の フラッシュメモリ及びAND型のフラッシュメモリと少 し異なる点がある。

【0044】図6はACT型のフラッシュメモリの断面 図を示す。なお、図6は後述する本発明に係るACT型 のフラッシュメモリの構造を示すものである。

【0045】図6に示すように、ソース4及びドレイン 5の不純物濃度は、フローティングゲートFG直下の領 域と他の領域とで異なっている。なお、図1と対応する 部分には同一の符号を付し、具体的な説明は省略する。

【0046】書き込み時は、コントロールゲートCGを 負の電圧Vneg(例えば、-8V)とし、ドレイン5 側では、高濃度の拡散層n+に正の高電圧Vpd(例え 30 いる。例えば、ビット線BL1にはメモリセルM00と ば、4V)を印加する。このため、図16(a)にその メカニズムを示すように、電子が引き抜かれ、閾値が低 下する。つまり、この動作でデータがメモリセルに書き 込まれる。

【0047】一方、ソース4側では、低濃度(n -)で あるため、正の高電圧Vpdが印加されても、電子は引 き抜かれず、閾値は低下しない。つまり、書き込みが阻 止される構造になっている。

【0048】次に、との動作の詳細を図7に基づき説明 する。なお、図7は隣接するメモリセルとの関係を示し 40 ながるメモリセルM00~M0mに書き込みを行う場 ており、同図からわかるように、1つの拡散層(n+、 n-)を隣接する2つのメモリセルで共有している。つ まり、あるメモリセルでは、その拡散層 (n+、n-) はドレイン5であり、隣接する他のメモリセルでは、ソ ース4である。

【0049】あるメモリセルにデータが書き込まれる場 合、ドレイン5側ではVpd (例えば、4V)、ソース 4側ではVpd又は書き込み阻止の電圧である。このメ モリセルの書き込み動作を妨げないようにするため、ソ ース4 側に書き込み阻止電圧が印加される場合、拡散圏 50 ィングゲート FGから電子が注入され、関値が上昇す

(n+、n-)をフローティング状態とする必要があ る。

【0050】消去動作は、図16(b)に示すように、 拡散層(ソース4、ドレイン5)及びpウエル3に負の 電圧Ven(例えば、-4V)を印加し、コントロール ゲートCGをVeg (例えば、+8V) とする。これに より、チャネル層とフローティングゲートFG間で高電 界を発生させ、電子をフローティングゲートFGへ注入 する。

【0051】読み出し動作は、ドレイン5(又はソース 4) にVbs (例えば、1V)、コントロールゲートC GにVcc (例えば、3 V) を印加し、メモリセルに電 流を流し、これをセンスし、データの読み出しを行う。 【0052】表4は、ACT型のフラッシュメモリの書 き込み時、消去時及び読み出し時の印加電圧条件をまと めたものである。

[0053]

【表4】

20

(5)

	ドレイン	ゲート	ウェル
書き込み	47	-87	٥٧
消去	-4V	87	_4V
読み出し	17	3٧	OV

F:フローティング状態

【0054】次に、この動作の詳細を図17に基づき説 明する。なお、図17はACT型のフラッシュメモリで 用いられるアレイ構成を示す。同図からわかるように、 同一のワード線WL上のメモリセルにおいて、あるメモ リセルは隣接するメモリセルのビット線BLを共有して メモリセルMO1の両方が接続されている。

【0055】とのアレイにおける書き込み動作について 説明する。書き込み動作は、上記したDINOR型のフ ラッシュメモリ及びAND型のフラッシュメモリと同様 に、ワード線WL1本当たりに接続された複数のメモリ セルに対して同時に書き込みを行う。

【0056】図17は、書き込みデータがそれぞれ "1"、"0"、"1"・・・"0"の場合のアレイの 各ノードの印加電圧を示している。ワード線WL0につ 合、WLOをVnn (例えば、-8V) とし、ビット線 BLO、BL1、BL2、…BLnにそれぞれ"4 V"、"フローティング"、"4V"、…"フローティ ング"とする。この条件により、上記のようなデータの 書き込みが行われる。

【0057】消去動作は、図16に示すアレイの一括消 去である。全てのビット線BLO~BLm+1を-4V とし、全てのワード線WL0~WLnを8Vとする。と の条件で、上記したようなメカニズムにより、フローテ る。

【表5】

【0058】読み出し動作は、選択したワード線WLを 3V、非選択ワード線は0Vとする。読み出すべきメモ リセルのドレインをVbs (例えば、1V)、ソースを Vss(例えば、OV)として、セルに電流を流す。例 えば、ワード線WLOをVcc (例えば、3V)、ビッ ト線BL0にVbs、ビット線BL1はVssとするこ とにより、メモリセルMOOのデータを読み出すことが 可能である。

【0059】次に、FLTOX型のフラッシュメモリの 10 N-FN動作を用いるDINOR型のフラッシュメモ 基本的動作原理について説明する。図19はFLTOX 型のフラッシュメモリのセル構造を示す。基板1の表層 部にはn+のソース4とn+のドレイン5が形成され、 フィールド酸化膜6を介してフローティグゲートFGが 形成されている。更に、フローティングゲートFGの上 には、層間絶縁膜7を介してコントロールゲートCGが 形成されている。

【0060】とのようなセル構造を有するFLTOX型 のフラッシュメモリは、例えば、「IEEE ISSC C Dig Tech. Pap; pp152-153, 1980年」、"16kb Electrical E rasable Nonvolatile Memor y" に記載されている。

【0061】次に、このセル構造のフラッシュメモリを 図20に示すメモリセルアレイに適用した場合について 説明する。このタイプのフラッシュメモリは、トリプル ウェル構造ではなく、ウエルと基板1は同電位、つま り、ウエルは常にVss(OV)である。

【0062】との場合の書き込みは、コントロールゲー トCGにVssを印加し、書き込みデータ"1"でセル 30 にデータを書き込みたい場合は、ビット線BLにVpp (12V)を印加する。これにより、フローティグンゲ ートFGとドレイン5間には高電界が発生し、フローテ ィングゲートFGから電子が引き抜かれ、閾値は低下す

【0063】一方、データが"0"の場合は、ビット線 BLにVinh(6V)を印加する。これにより、フロ ーティングゲートFGとドレイン5間の電界が緩和さ れ、閾値は高い状態に保たれる。

【0064】なお、ドレインディスターブを避けるため 40 に、非選択ワード線WLにはVinhが印加され、これ によってドレインディスターブを緩和している。

【0065】一方、消去動作は、選択ブロックの全ワー ド線WLにVppを印加し、ビット線BLをOV、ソー ス線をフローティング状態として、ドレイン5サイドか **ら電子を注入して閾値を高める。**

【0066】なお、下記表5は、FLTOX型のフラッ シュメモリの書き込み時、消去時及び読み出し時におけ る印加電圧条件をまとめたものである。

[0067]

	ドレイン	ゲート	ソース	ウェル(基板)
書き込み	120	٥٧	LF_	07
消去	0٧	127	F	0V
読み出し	17	37	07	0V

10

[0068]

【発明が解決しようとする課題】ところで、上述したF リ、AND型のフラッシュメモリ及びACT型のフラッ シュメモリは、いずれも単一電源化を容易にするため、 書き込み動作及び消去動作に負電圧を用いている。との 負電圧は内部の負電圧ポンプで発生する。また、それら の動作には正の高電圧も用い、これもまた、昇圧ポンプ を用いて内部で発生する。

【0069】上記したように、ロジックLS1にフラッ シュメモリを混載し、コード記憶用として用いるもので は、メモリ容量が小さいことから、これの動作のため 20 に、レイアウト面積の大きい昇圧ポンプ、負電圧ポンプ を用いることができない。

【0070】また、外部から導入する電源は、ロジック 用電源Vccのロジック電源電圧以外に、書き換え時に 必要な外部高電圧電源(正の高電圧、例えば、12V) しか用いることができない。つまり、上記のDINOR 型のフラッシュメモリ、AND型のフラッシュメモリ及 びACT型のフラッシュメモリにおいては、負電圧を外 部から供給するととができない。との結果、上記した問 題点を有する。

【0071】また、FLTOX型のフラッシュメモリ は、以下に示す問題がある。

【0072】(1)図19に示すように、フローティン グゲートF Gの構造が複雑であるため、フローティング ゲートFGのサイズが大きくなる。このため、セル面積 の低減を図ることが困難になる。

【0073】(2)ドレイン5に高電圧が印加されるた め、高耐圧用のドレイン5を形成する必要がある。この ため、ドレイン領域が大きくなり、セル面積も大きくな

【0074】以上のように、FLTOX型のフラッシュ メモリでは、セル面積がETOX型のフラッシュメモリ よりも更に大きくなるため、FN-FN型のフラッシュ メモリのメリットの一つであるセル面積の低減を図ると とができない。

【0075】本発明は、このような現状に鑑みてなされ たものであり、データの書き込み動作時及び消去動作時 に正の電圧を用い、負電圧ポンプを不要とし、結果的に レイアウト面積を低減でき、またドレイン側の耐圧も緩 和できる不揮発性半導体記憶装置を提供することを目的

50 とする。

12

【0076】本発明の他の目的は、フローティングゲートの形状が平坦形状であり、そのサイズを小さくできる 結果、セル面積の一層の低減を図ることができる不揮発 性半導体記憶装置を提供することにある。

11

[0077]

【課題を解決するための手段】本発明の不揮発性半導体 記憶装置は、データの書き込み動作及び消去動作をFN トンネル現象を利用して行う不揮発性半導体記憶装置で あって、ワード線群とピット線群が直交し、その交点に スタックゲート型のメモリセルがマトリクス状に配置さ れ、該メモリセルのコントロールゲートがワード線に接 続され、ドレインがビット線に接続され、且つマトリク ス状に配置された全てのメモリセルのソースが共通接続 されたメモリアレイ群からなり、該メモリセルの該コン トロールゲートを基準電圧とし、該メモリセルが形成さ れているウエルに第1の電圧、該ドレインに第2の電圧 を印加することによってデータの書き込みを行う一方、 該コントロールゲートに第3の電圧を印加し、該ウエル を基準電圧とすることによってデータの消去を行う不揮 電圧及び該第3の電圧が全て正の高電圧であり、且つ該 第2の電圧が該第1の電圧よりも高く設定されており、 そのことにより上記目的が達成される。

【0078】また、本発明の不揮発性半導体記憶装置 は、データの書き込み動作及び消去動作をFNトンネル 現象を利用して行う不揮発性半導体記憶装置であって、 ワード線群とピット線群が直交し、その交点にスタック ゲート型のメモリセルがマトリクス状に配置され、該メ モリセルのコントロールゲートがワード線に接続され、 ドレインがピット線に接続され、ソースが隣接するメモ 30 リセルのピット線に接続された仮想接地型メモリセルア レイ群からなり、該メモリセルの該コントロールゲート を基準電圧とし、該メモリセルが形成されているウエル に第1の電圧、該ドレインに第2の電圧を印加すること によってデータの書き込みを行う一方、該コントロール ゲートに第3の電圧を印加し、該ウエルを基準電圧とす ることによってデータの消去を行う不揮発性半導体記憶 装置において、該第1の電圧、該第2の電圧及び該第3 の電圧が全て正の高電圧であり、且つ該第2の電圧が該 第1の電圧よりも高く設定されており、そのことにより 40 上記目的が達成される。

【0079】好ましくは、前記第1の電圧、前記第2の電圧及び前記第3の電圧は一の外部電圧源から供給され、該外部電圧源の電圧レベルは該第3の電圧であり、該第1の電圧及び該第2の電圧は該第3の電圧からレギュレートされて供給される構成とする。

【0080】また、好ましくは、前記データの書き込み時に、非選択メモリセルのワード線に前記第1の電圧を印加する構成とする。

【0081】また、好ましくは、前記メモリセルが形成 50 のソース4及びn+のドレイン5が形成されている。ま

されているウエルはp型半導体層であり、該ウエルはn型半導体層に囲まれて、基板から電気的に分離されており、データの書き込み時に、該n型半導体層に前記第1の電圧を印加する構成とする。

【0082】また、好ましくは、前記コントロールゲートに層間絶縁膜を介してフローティングゲートが重畳され、該フローティングゲートが平坦な形状である構成とする。

【0083】以下に、本発明の作用を説明する。

【0084】上記構成によれば、FN-FN動作によるフラッシュメモリ(不揮発性半導体記憶装置)へのデータの書き込み動作及び消去動作を正の電圧を印加するだけで行えるので、図4(a)、(b)に対比して示すように、このフラッシュメモリの電圧系において、従来データの書き込み時に必要であった負電圧ポンプを省略することができる。この結果、レイアウト面積を大幅に低減することが可能になる。

該コントロールゲートに第3の電圧を印加し、該ウエル 【0085】加えて、本発明によれば、図4(b)に示を基準電圧とすることによってデータの消去を行う不揮 すように、カラムデコーダ12及びロウデコーダ11に 発性半導体記憶装置において、該第1の電圧、該第2の 20 負電圧を印加する必要がないので、その分、デコーダの電圧及び該第3の電圧が全て正の高電圧であり、且つ該 回路構成を簡潔化できる利点もある。

【0086】また、メモリセルとして仮想接地型のメモリセルを用いる本発明の構成によれば、レイアウト面積を更に一層低減できる利点がある。

【0087】また、前記データの書き込み時に、非選択メモリセルのワード線に前記第1の電圧を印加する構成によれば、図5に示すように、レギュレータ回路が不要になるので、その分、より一層レイアウト面積を低減できる利点がある。

30 【0088】また、本発明では、データの書き込み動作時及び消去動作時に負電圧を用いないため、2重ウエル構造のトランジスタを使用する必要がない。このため、周辺回路部、特にロウデコーダ部及びカラムデコーダ部のレイアウト面積を低減できる利点がある。

【0089】また、本発明では、フローティングゲートが平坦な形状であるので、FLOTOX型のフラッシュメモリに比べて、そのサイズを小さくできる結果、セル面積の一層の低減を図ることができる。

[0090]

「発明の実施の形態」以下に本発明の実施の形態を図面 に基づき具体的に説明する。

【0091】(実施形態1)図1~図5は本発明不揮発性半導体記憶装置の実施形態1を示す。図1は本実施形態1に係る不揮発性半導体記憶装置のメモリセルの構造を示しており、本実施形態1は本発明をDINOR型のフラッシュメモリに適用した例を示す。

【0092】図1において、基板1の表面側には、nウェル2がコ字状に形成され、その内部にpウェル3が形成されている。加えて、pウェル3の領域内には、n+のソース4 Pびカナのドレイン5 が形成されている。本

た、ソース4、ドレイン5間の基板1上に、トンネル酸 化膜6を介して、フローティングゲートFGが形成され ている。更に、フローティングゲートFGの上には、層 間絶縁膜7を介してコントロールゲートCGが形成され ている。

【0093】とこで、留意すべきは、メモリセルの形成 されるpウエル2はnウエル3に囲まれたトリブルウエ ル内に形成されていなければならない点である。

【0094】次に、図2に基づき本実施形態1のメモリ セルの基本動作について説明する。なお、下記の表6 は、書き込み時、消去時及び読み出し時の印加電圧条件 をまとめたものである。

[0095]

【表6】

	ドレイン	ゲート	ソース	ウェル
暮き込み	12V	07	F	5V
消去	F	12V	F	07
読み出し	17	3 V	8	0V

F:フローティング状態

【0096】書き込み動作は、図2(a) に示すよう に、pウエル3に正の高電圧Vpd (例えば、+5V) を印加する。この時、pウエル3とトリブルウエル構造 のnウエル2が順方向バイアスとならないように、nウ エル2に正の高電圧Vpdを印加する。ドレイン5には 正の高電圧Vpp(例えば、+12V)を印加する。更 に、ソース4側をフローティングとし、コントロールゲ ートCGを基準電圧Vss(例えば、OV)とし、この 電圧条件によりドレイン5とフローティングゲートFG の重なる部分で高電界を発生させる。この時、pウエル 30 で受けるディスターブ条件である。これは、ワード線W 3に正の高電圧Vpdが印加されているため、ドレイン 5側の耐圧を緩和することができる。

【0097】との結果、フローティングゲートFGか ら、電子が引き抜かれ、閾値が低下する。なお、ここで 用いられる正の高電圧はすべて一の外部高電圧源(例え ば、12 V)を電源としている。

【0098】次に、図3に基づき上記の電圧印加条件を アレイを用いて説明する。この場合も、1本のワード線 WLに接続された複数のメモリセルに対して同時に書き 込みを行う。 書き込みデータはそれぞれ " 1 " 、

"0"、"1"…"0"の場合である。

【0099】図3はアレイの各ノードの印加電圧を示し ており、ワード線WLOにつながるメモリセルMOO~ MOmに書き込みを行う場合は、ワード線WLOを基準 電圧Vss(例えば、OV)とし、ピット線BLO、B L1、BL2、…BLnにそれぞれVpp (例えば、1 2V)、Vpd (例えば、5V)、Vpp、…Vpdを 印加する。

【0100】との時、ウエル電圧はVpdであり、共通

ド線WL1~WLnの電圧は全てVpdである。この条 件により、上記のようなデータの書き込みが行われる。 【0101】ことで問題になるのはディスターブであ る。図3において、ゲートディスターブは、例えば、メ モリセルMO1で受けており、ドレインディスターブは メモリセルM10で受けている。メモリセルM11等 は、コントロールゲートCG、ドレイン5、ウエル2、 3の電圧がVpdであり、この条件では、ディスターブ は受けない。

10 【0102】次に、ゲートディスターブ及びドレインデ ィスターブの詳細について説明する。

【0103】(1)ゲートディスターブ

このゲートディスターブは、上述のように、図3に示す メモリセルMO 1の位置で受けるディスターブ条件であ る。これは、ワード線WLOがOVでピット線BL1及 び基板1が5Vである。このことは、基板1の電圧を基 準として考えた場合、ピット線BL1及び基板1の電圧 が0 V、ワード線WL 0が-5 Vの時と同じ条件である ことを意味している。

20 【0104】 ことで、上記の従来技術では、ゲートディ スターブは-9 V程度であり、この場合において、閾値 を1 V低下させるのに必要な時間は、約10 s程度であ る。本実施形態1においては、メモリセルの設計条件に もよるが、上記の条件で閾値を1 V低下させるのには約 1000s程度の時間が必要である。 とのため、本実施 形態1においては、ゲートディスターブは実質的に無視 できる。

【0105】(2)ドレインスターブ

ドレインスターブは図3に示すメモリセルM01の位置 LOが5V、ビット線BL1が12V、基板1が5Vで ある。このことは、基板1の電圧を基準として考えた場 合、ワード線WLO及び基板1がOV、ピット線BL1 が7Vである時と同じ条件であることを意味している。 【0106】との条件では、本実施形態1のメモリセル の設計条件にもよるが、閾値を1 V変化させるのに約1 00 S程度要する。図示してないが、アレイ構成をメイ ンピット線とサブピット線の構成とし、1 つのサブビッ ト線につながるメモリセル数を32程度とし、1つのメ 40 モリセルの書き込み時間を約10msとすると、受ける ディスタープ時間は300ms程度である。

【0107】従って、2桁以上のマージンがあるので、 ドレインディスターブも実質的に無視できる。

【0108】消去及び読み出し動作は、従来技術の所で 説明したAND型のフラッシュメモリと同様であるの で、ここでは省略する。

【0109】次に、図4(a)、(b)に基づき本実施 形態1の効果を従来例と対比して説明する。なお、同図 (a)は従来例の電圧系を示し、同図(b)は本実施形 ソースをフローティング状態とする。また、非選択ワー 50 態lの電圧系を示す。同図(a)、(b)において、符 号10はアレイを示し、11はロウデコーダを、12は カラムデコーダを、13はレギュレータ回路をそれぞれ 示している。また、上述のように、従来例では書き込み 時に負の電圧を必要とするので、同図(a)に示すよう に、負電圧ポンプ14が設けられており、この点で本実 施形態1の電圧系と明確に異なっている。

【0110】同図(a)に示すように、従来例では書き 込み時に負の電圧を必要とするため、外部電源Vpp (例えば、12V)を用いて負電圧を発生する。また、 ビット線BLの電圧はレギュレータ回路13によりVp 10 セルの構造を示しており、本実施形態2は本発明をAC pからレギュレートされ、Vpdへダウンコンバートさ れる。

【0111】なお、消去時には、負電圧ポンプ14及び レギュレータ回路13は用いず、外部電源電圧Vppが ロウデコーダ11に直接入力される。

【0112】これに対して、本実施形態1においては、 書き込み時は、同図(b)に示すように、レギュレータ 回路13によって外部電源VppからVpsレギュレー トされた電圧がカラムデコーダ12、ロウデコーダ11 ダ12へ入力されている。

【0113】なお、消去時は、従来技術の場合と同様 に、外部電源電圧Vppがロウデコーダ11に直接入力 される。

【0114】 このように、本実施形態 1 の電圧系によれ ば、従来例では書き込み時に必要であった負電圧ポンプ を省略することができるので、結果的にレイアウト面積 を従来例よりも大幅に低減することが可能になる。

【0115】更には、カラムデコーダ12及びロウデコ ーダ11に負電圧を印加しないので、その分、デコーダ 30 部の回路構成を小型且つ簡潔なものにできる利点もあ

【0116】なお、本実施形態1において、書き込み時 のウエル2、3への印加電圧、非選択ピット線BLへの 印加電圧及び非選択ワード線WLへの印加電圧をVps を用いないで、Vcc (例えば、3V) を利用できるよ うにメモリセルを設計することが可能である。

【0117】図5は、そのような場合の電圧系を示す。 図4(b)の場合と比較すると、レギュレータ回路13 が省略されており、その分、レイアウト面積を一層低減 40 は5 V) の電圧が印加される。 できる利点がある。

【0118】なお、下記の表7は、図5の電圧系を用い た場合の、書き込み時、消去時及び読み出し時の印加電 圧条件をまとめたものである。

[0119]

【表7】

16

	ドレイン	ゲート	ソース	ウェル
書き込み	12V	07	F	3٧
消去	F	127	F	07
読み出し	17	37	ΟV	07

F:フローティング状態

【0120】(実施形態2)図6~図10は本発明不揮 発性半導体記憶装置の実施形態2を示す。図6及び図7 は本実施形態2 に係る不揮発性半導体記憶装置のメモリ T型のフラッシュメモリに適用した例を示す。

【0121】即ち、本発明を仮想接地型のメモリセルへ 適用した例を示す。とのため、実施形態2の不揮発性半 導体記憶装置のレイアウト面積は、実施形態1のレイア ウト面積よりも小さくなっている。なお、実施形態1と 対応する部分には同一の符号を付し、具体的な説明は省 略する。

【0122】次に、表7及び図8に基づき本実施形態2 のメモリセルの基本動作を以下に説明する。なお、下記 等に入力される。また、Vpp電圧は直接カラムデコー 20 の表8は、書き込み時、消去時及び読み出し時の印加電 圧条件をまとめたものである。

[0123]

【表8】

2V T	OV	5
	,	
F	12V	8
IV	<i>3</i> V	OV
	F IV	F 12V

下:フローティング状態

【0124】書き込み動作は、図8(a)に示すよう に、pウエル3に正の高電圧Vpd(例えば、+5V) を印加する。この時、pウエル3とトリプルウエル構造 のnウエル2が順方向バイアスとならないように正の高 電圧Vpd(例えば+5V)を印加する。なお、この印 加電圧は実際にはVpd以上の電圧であればよい。

【0125】更に、ドレイン5には正の高電圧Vpp (例えば、+12V)を印加する。 との時、ソース4側 は、隣接するメモリセルのドレイン5とピット線BLを 共有しているので、Vpd又はフローティング状態(又

【0126】そして、コントロールゲートCGを基準電 圧Vss(例えば、OV)とし、この電圧条件によりド レイン5とフローティングゲートFGの重なる部分で高 電界を発生させる。Cの結果、フローティングゲートF Gから電子が引き抜かれ、閾値が低下する。なお、こと で用いられる正の高電圧はすべて外部高電圧源(例え ば、+12V)を電源としている。

【0127】次に、図9に基づき上記の電圧印加条件を アレイを用いて説明する。図9は本実施形態2で用いら 50 れるアレイの構成を示す。このアレイにおいても、書き

込み動作は、1本のワード線WLに接続された複数のメモリセルに対して同時に書き込むことによって行われる。

【0128】図10は、書き込みデータが"1"、 "0"、"1"…"0"の場合におけるアレイの各ノー ドの印加電圧を示している。

【0129】今、ワード線WLOにつながるメモリセルM00~M0mに同時にデータを書き込みを行う場合を想定すると、この場合は、ワード線WLOを基準電圧Vss(例えば、0V)とし、ビット線BLO、BL1、BL2、…BLnにそれぞれVpp(例えば、12V)、フローティング又はVpd(例えば、5V)、Vpp、…フローティング又はVpdを印加する。この時、ウエル2、3への印加電圧はVpdとする。また、非選択ワード線WL1、…WLnへの印加電圧は、全てVpdとする。この電圧印加条件により、上記のようなデータの書き込みが行われる。

【0130】ここで、本実施形態2において、問題になるディスターブについては、基本的に実施形態1で述べたものと同様であるので、ここでは説明は省略する。 【0131】消去動作及び読み出し動作は、従来技術の所で説明したACT型のフラッシュメモリの場合と同様である(図8(a)参照)。

【0132】本実施形態2においても、図4(b)に示すように、従来技術で必要であった負電圧ポンプ14を省略できるので、実施形態1同様に従来技術に比べてレイアウト面積を低減できる利点がある。また、実施形態1同様に、カラムデコーダ12及びロウデコーダ11に負電圧を印加しないので、その分、デコーダ部の回路構成を簡潔なものにできる利点がある。

【0133】また、実施形態1同様に、書き込み時のウェル2、3への印加電圧、非選択ビット線BLへの印加電圧及び非選択ワード線WLへの印加電圧をVpsを用いないで、Vcc(例えば、3V)を利用できるようにメモリセルを設計することが可能である。この場合は、図5に示すように、レギュレータ回路13が不要になるので、レイアウト面積を更に一層低減できる利点がある。

【0134】なお、下記の表9に、本実施形態2において、図5に示す電圧系を採用する場合の書き込み時、消 40 去時及び読み出し時の印加電圧条件をまとめたものを示す。

【0135】 【表9】

 ドレイン ゲート ウェル

 書き込み 12V OV 3V

 消去 F 12V OV

 読み出し 1V 3V OV

F:フローティング状態

Q

【0136】加えて、本実施形態1及び本実施形態2においては、上述のように、書き込み動作時及び消去動作時に、負電圧を用いないため、2重ウエル構造のトランジスタを使用する必要がない。このため、周辺回路部、特にロウデコーダ部、カラムデコーダ部でのレイアウト面積を低減できる利点がある。以下に、その理由を図18(a)、(b)に示す従来例を例にとって説明する。【0137】ここで、図18(a)はNANDゲート20とCMOSインバータ21とからなるロウデコーダの10回路例を示し、図18(b)はこのロウデコーダを構成するCMOSインバータ21の構造例を示す。

【0138】CMOSインバータ21に接続される端子 V1にはVpp、Vcc又はVssのいずれかが印加され、端子V2にはVss、Vnegが印加される。行選択信号に応じて選択時には、pチャンネル型のトランジスタTpがオン状態になり、端子V1の電圧が出力される。一方、非選択時にはnチャンネル型のトランジスタTnがオン状態になり、端子V2の電圧が出力される。 【0139】ここで、このCMOSインバータ21は、

同図(b)に示すように、P形基板23上に形成された Nウエル領域24内にPウエル領域25を形成し、その中にnチャネル型のMOSトランジスタを形成する2種ウエル構造になっている。これは、CMOSインバータ21の端子に負電圧を印加されたときに、基板23と拡散層間が順バイアスになり、電流が流れて所定の電圧を出力できなくなるとい問題を防止するためである。

【0140】なお、ドレインに負の電圧を印加する場合も、コラムデコーダ側にも2重ウエル構造のトランジスタを使用する必要がある。

10 【0141】これに対して本発明は、書き込み動作及び 消去動作のいずれの動作時にも負電圧を用いないため、 上記した基板23と拡散層間が順バイアスになり、電流 が流れて所定の電圧を出力できなくなるという問題は生 じないので、図11に示すように、2重ウエル構造のト ランジスタを使用する必要がない。この結果、周辺回路 部、特にロウデコーダ部、コラムデコーダ部でのレイア ウト面積を低減できるのである。

[0142]

【発明の効果】以上の本発明不揮発性半導体記憶装置によれば、FN-FN動作によるフラッシュメモリへのデータの書き込み動作及び消去動作を正の電圧を印加するだけで行えるので、このフラッシュメモリの電圧系において、従来データの書き込み時に必要であった負電圧ボンブを省略することができる。この結果、本発明によれば、レイアウト面積を大幅に低減することが可能になる。

【0143】加えて、本発明によれば、カラムデコーダ 及びロウデコーダに負電圧を印加する必要がないので、 その分、デコーダの回路構成を簡潔化できる利点もあ

【0144】更に、本発明によれば、ドレイン側の耐圧 を緩和できるため、ドレイン領域が小さくて済むので、 より一層セル面積を低減できる利点がある。

【0145】また、特に請求項2記載の本発明不揮発性 半導体記憶装置によれば、メモリセルとして仮想接地型 のメモリセルを用いる構成をとるので、レイアウト面積 を更に一層低減できる利点がある。

【0146】また、特に請求項4記載の本発明不揮発性 半導体記憶装置によれば、データの書き込み時に、非選 択メモリセルのワード線に第1の電圧を印加する構成を 10 とるので、レギュレータ回路を省略できる。このため、 その分、より一層レイアウト面積を低減できる利点があ

【0147】また、本発明不揮発性半導体記憶装置は、 データの書き込み動作時及び消去動作時に負電圧を用い ないため、2重ウエル構造のトランジスタを使用する必 要がない。とのため、周辺回路部、特にロウデコーダ部 及びカラムデコーダ部のレイアウト面積を低減できる利 点がある。

記憶装置によれば、フローティングゲートが平坦な形状 であるので、FLOTOX型のフラッシュメモリに比べ て、そのサイズを小さくできる結果、セル面積の一層の 低減を図ることができる利点がある。

【図面の簡単な説明】

【図1】本発明の実施形態1を示す、フラッシュメモリ のメモリ構造を示す断面図。

【図2】本発明の実施形態1を示す、(a)は書き込み 動作を示す断面図、(b)は消去動作を示す断面図。

【図3】本発明の実施形態1を示す、フラッシュメモリ 30 4 ソース への書き込み電圧を回路構成とともに示す図。

【図4】本発明の効果を従来技術と比較して説明する図 であり、(a)は従来技術の電圧系を示すブロック図、 (b) は本発明の電圧系を示すブロック図。

【図5】本発明の実施形態1を示す、電圧系の変形例を 示すブロック図。

【図6】本発明の実施形態2を示す、フラッシュメモリ のメモリ構造を示す断面図。

【図7】本発明の実施形態2を示す、フラッシュメモリ のワード線方向の断面図。

【図8】本発明の実施形態2を示す、(a)は書き込み 動作を示す断面図、(b)は消去動作を示す断面図。

【図9】本発明の実施形態2を示す、フラッシュメモリ のアレイ構成を示す図。

【図10】本発明の実施形態2を示す、フラッシュメモ リへの書き込み電圧を回路構成とともに示す図。

【図11】本発明で使用するトランジスタの構造を示す 断面図。

【図12】(a)~(c)はNOR型のフラッシュメモ リに対するデータの書き込み動作、消去動作及び読み出 し動作を簡略的に示す断面図。

【図13】従来例を示す図であり、(a)は書き込み動 作を示す断面図、(b)は消去動作を示す断面図。

【図14】従来例のメモリセルアレイの構成を示す図。

【図15】従来例におけるフラッシュメモリへの書き込 み電圧を回路構成とともに示す図。

【図16】従来例を示す、(a)は書き込み動作を示す 断面図、(b)は消去動作を示す断面図。

【図17】従来例を示す、フラッシュメモリへの書き込 み電圧を回路構成とともに示す図。


【図18】(a)はロウデコーダの従来例を示す回路 【0148】また、特に請求項6記載の不揮発性半導体 20 図、(b)はロウデコーダを構成するCMOSインバー タの構造例を示す断面図。


> 【図19】FLTOX型のフラッシュメモリのセル構造 を示す断面図。


> 【図20】図19のセル構造のフラッシュメモリが適用 されるメモリセルアレイを示す回路図。


【符号の説明】

- 1 基板
- 2 nウエル
- 3 pウエル
- - ドレイン 5
 - 6 トンネル酸化膜
 - 7 層間絶縁膜
 - 10 メモリセルアレイ
 - 11 ロウデコーダ
 - 12 カラムデコーダ
 - 13 レギュレータ回路
 - CG コントロールゲート FG フローティングゲート
- 40 BL ピット線
 - WL ワード線












【図15】



【図16】




【図17】





FG CG -4V -4V CV -4V C

【図18】



【図19】





【図20】

